12月30日消息,国家知识产权局信息显示,上海安路信息科技股份有限公司申请一项名为“FPGA集成电路布局优化方法、装置、设备及存储介质”的专利,授权公告号CN115238638B,授权公告日为2025年12月30日。申请公布号为CN115238638A,申请号为CN202210718272.X,申请公布日期为2025年12月30日,申请日期为2022年6月23日,发明人葛坤峰,专利代理机构广州三环专利商标代理有限公司,专利代理师陈旭红,分类号G06F30/3947。
专利摘要显示,本发明公开了一种FPGA集成电路布局优化方法、装置、设备及存储介质,所述方法包括:执行短逻辑连接线选定操作:从短逻辑连接线集中选取Slack值最低的短逻辑连接线作为选定短逻辑连接线;其中,短逻辑连接线为长度小于预设值的逻辑连接线:短逻辑连接线集为:初始时,FPGA集成电路中各短逻辑连接线的集合;执行第一移动操作,并在执行完第一移动操作后,将当前的选定短逻辑连接线从短逻辑连接线集中剔除,并重新执行短逻辑连接线选定操作;通过实施本发明实施例,能够在布局阶段实现短逻辑连接线的直连优化。
安路科技成立于 2011 年 11 月 18 日,于 2021 年 11 月 12 日在上海证券交易所上市,注册地址位于上海,办公地址同样在上海。它是国内可编程逻辑器件领域领先企业,专注 FPGA 芯片产品,具备芯片设计与 EDA 工具的稀缺全产业链能力。
安路科技主营业务为 FPGA 芯片和专用 EDA 软件的研发、设计和销售,所属申万行业为电子-半导体-数字芯片设计,涉及汽车芯片、机器人概念、人形机器人等概念板块。
2025 年三季度,安路科技实现营业收入 3.68 亿元,在行业 51 家公司中排名第 43,对比行业第一名豪威集团 217.83 亿元、第二名江波龙 167.34 亿元差距明显,低于行业平均数 27.87 亿元和中位数 11.41 亿元;当期净利润为 -1.91 亿元,行业排名 47/51,而第一名豪威集团为 31.99 亿元,第二名海光信息为 28.41 亿元,远逊于行业平均数 3.08 亿元和中位数 7294.09 万元。
上海安路信息科技股份有限公司近期专利情况如下:
| 序号 | 专利名称 | 专利类型 | 法律状态 | 申请号 | 申请日期 | 公开(公告)号 | 公开(公告)日期 | 发明人 |
|---|---|---|---|---|---|---|---|---|
| 1 | 基于OpenOCD调试器的扫描USB设备的方法 | 发明专利 | 公布 | CN202510793726.3 | 2025-06-13 | CN120670242A | 2025-09-19 | 王天一 |
| 2 | 基于OpenOCD的自动测试平台 | 发明专利 | 公布 | CN202510793975.2 | 2025-06-13 | CN120670235A | 2025-09-19 | 王天一 |
| 3 | 基于OpenOCD调试器的支持QSPI闪存兼容模式的方法 | 发明专利 | 公布 | CN202510793974.8 | 2025-06-13 | CN120670245A | 2025-09-19 | 王天一 |
| 4 | 目标检测的后处理装置和方法 | 发明专利 | 实质审查的生效、公布 | CN202510793124.8 | 2025-06-13 | CN120747457A | 2025-10-03 | 马成森 |
| 5 | 数据压缩方法、模块、电子设备及调试系统 | 发明专利 | 实质审查的生效、公布 | CN202510524014.1 | 2025-04-24 | CN120377932A | 2025-07-25 | 刘清燕 |
| 6 | 数据分段压缩方法、模块和电子设备 | 发明专利 | 实质审查的生效、公布 | CN202510524018.X | 2025-04-24 | CN120389756A | 2025-07-29 | 刘清燕 |
| 7 | IP核参数更新方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510522718.5 | 2025-04-24 | CN120493833A | 2025-08-15 | 李珊妮、原育凯 |
| 8 | 用于源同步通信的采样方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510446321.2 | 2025-04-10 | CN120185752A | 2025-06-20 | 毕振华、李旻睿、唐博、刘阳 |
| 9 | 用于AXI总线的主设备访问方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510410460.X | 2025-04-02 | CN120407486A | 2025-08-01 | 刘清燕 |
| 10 | FPGA芯片的动态重配置方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510401393.5 | 2025-04-01 | CN120407037A | 2025-08-01 | 郭德鑫、葛洪 |
| 11 | 用于快速响应的信号失配补偿方法及电路 | 发明专利 | 实质审查的生效、公布 | CN202510202756.2 | 2025-02-24 | CN120200589A | 2025-06-24 | 李寒、宋飞 |
| 12 | 基于标准延迟单元的DDR写数据掩码训练系统及方法 | 发明专利 | 实质审查的生效、公布 | CN202510086034.5 | 2025-01-20 | CN120029941A | 2025-05-23 | 董红伟、李小飞、欧阳淦 |
| 13 | 基于标准延迟单元的DDR写数据眼图训练系统及方法 | 发明专利 | 实质审查的生效、公布 | CN202510086030.7 | 2025-01-20 | CN120029940A | 2025-05-23 | 董红伟、李小飞、欧阳淦 |
| 14 | 评估FPGA布局布线流程中互连开关块布通成功率的方法及基于该评估结果的布局优化方法 | 发明专利 | 授权 | CN202510087243.1 | 2025-01-20 | CN120012683B | 2025-11-11 | 龚骏、刘辰 |
| 15 | 基于FFT的数据传输方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202510078695.3 | 2025-01-17 | CN120030267A | 2025-05-23 | 马向华 |
| 16 | 基于数据和控制信令分离的调试接口复用方法 | 发明专利 | 实质审查的生效、公布 | CN202510050323.X | 2025-01-13 | CN120011154A | 2025-05-16 | 万瑞罡、洪啸宇 |
| 17 | 多路选择器树的优化方法、装置、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202510001843.1 | 2025-01-02 | CN119906454A | 2025-04-29 | 杨乾辉、胡平科 |
| 18 | 多位宽电子森林的优化方法、装置、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202510001838.0 | 2025-01-02 | CN119906453A | 2025-04-29 | 宋灿辉、金健、杨乾辉 |
| 19 | 通用型分布式测试系统 | 发明专利 | 实质审查的生效、公布 | CN202510004385.7 | 2025-01-02 | CN119938425A | 2025-05-06 | 袁智皓、徐春华 |
| 20 | 评估引脚接入效率的方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202510004335.9 | 2025-01-02 | CN119940271A | 2025-05-06 | 宋络雅、刘辰 |
| 21 | 基于JTAG接口的调试子系统及方法 | 发明专利 | 实质审查的生效、公布 | CN202510003281.4 | 2025-01-02 | CN119962451A | 2025-05-09 | 洪啸宇、万瑞罡 |
| 22 | 可编程逻辑器件的自动化测试方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202411590854.X | 2024-11-08 | CN119535185A | 2025-02-28 | 王葵军、鄢宜波 |
| 23 | 三级串联的IO耐压驱动电路、电子器件及设备 | 发明专利 | 实质审查的生效、公布 | CN202411559116.9 | 2024-11-04 | CN119543916A | 2025-02-28 | 王晓峰 |
| 24 | 软错误注入系统 | 发明专利 | 实质审查的生效、实质审查的生效、公布 | CN202411486295.8 | 2024-10-23 | CN119512804A | 2025-02-25 | 王荣贵、周家奇、姬广慎 |
| 25 | 现场可编程系统级芯片的时钟同步方法 | 发明专利 | 实质审查的生效、公布 | CN202411470495.4 | 2024-10-21 | CN119336126A | 2025-01-21 | 谌志强、郭宇飞 |
| 26 | 现场可编程系统级芯片中存储器的烧录方法 | 发明专利 | 实质审查的生效、公布 | CN202411461702.X | 2024-10-18 | CN119397967A | 2025-02-07 | 谌志强、刘越洋、黄中华 |
| 27 | 芯片的同步开关噪声测试方法、装置及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202411322344.4 | 2024-09-23 | CN119224534A | 2024-12-31 | 翟文婷、沈费钦 |
| 28 | PCIe测试系统、方法、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202411299931.6 | 2024-09-18 | CN119311489A | 2025-01-14 | 葛洪、郭德鑫 |
| 29 | 基于FPGA的时钟同步方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411247833.8 | 2024-09-06 | CN119292414A | 2025-01-10 | 万瑞罡 |
| 30 | SRAM唤醒方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202411221742.7 | 2024-09-02 | CN119292446A | 2025-01-10 | 王勇、潘淞 |
| 31 | 使用ATPG工具实现可编程逻辑阵列的自动化测试方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411152880.4 | 2024-08-21 | CN119125839A | 2024-12-13 | 蒙喜琨 |
| 32 | 基于标准延迟单元的DDR读数据总线翻转信号眼图训练方法 | 发明专利 | 实质审查的生效、公布 | CN202411084575.6 | 2024-08-08 | CN118981439A | 2024-11-19 | 董红伟、李小飞、欧阳淦 |
| 33 | FPGA内PCIe模块的快速加载方法、系统、设备及介质 | 发明专利 | 公布 | CN202411071608.3 | 2024-08-06 | CN118838664A | 2024-10-25 | 郭德鑫、葛洪 |
| 34 | 芯片供电管理电路和系统 | 发明专利 | 实质审查的生效、公布 | CN202411065350.6 | 2024-08-05 | CN119045634A | 2024-11-29 | 袁智皓、王韬、陈启瑶、彭蓉蓉、沈费钦 |
| 35 | 基于FPGA的芯片测试方法和装置 | 发明专利 | 实质审查的生效、公布 | CN202411041956.6 | 2024-07-31 | CN118962398A | 2024-11-15 | 郑赫男、袁智皓、陈珊 |
| 36 | 基于可编程器件的芯片锁定方法、装置、设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202411040350.0 | 2024-07-31 | CN119089458A | 2024-12-06 | 陈启瑶、王韬、陈艳波、梅晓玲 |
| 37 | 用于识别软件功能适用性的正则表达式生成方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411042879.6 | 2024-07-31 | CN119202317A | 2024-12-27 | 原育凯 |
| 38 | FPGA芯片的层次化静态时序分析方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411033713.8 | 2024-07-30 | CN119026542A | 2024-11-26 | 孙斌、程祖哲、朱春 |
| 39 | 基于FPGA器件移动的时序优化控制方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202411023770.8 | 2024-07-29 | CN119167854A | 2024-12-20 | 葛坤峰、刘榜、耿孝谨 |
| 40 | 提高FPGA测试效率的方法 | 发明专利 | 实质审查的生效、公布 | CN202410968203.3 | 2024-07-18 | CN119003253A | 2024-11-22 | 胡智勇、袁智皓、厚娇、李知远 |
| 41 | FPGA码流加载的控制方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202410928087.2 | 2024-07-11 | CN118869672A | 2024-10-29 | 邵桢瑜、周家奇、厚娇、朱宇超 |
| 42 | FFT输入层结构及其数据传输方法 | 发明专利 | 公布 | CN202410915683.7 | 2024-07-09 | CN118885710A | 2024-11-01 | 马向华、边立剑 |
| 43 | 码流加载系统和方法 | 发明专利 | 公布 | CN202410915678.6 | 2024-07-09 | CN118886015A | 2024-11-01 | 徐庆嵩、杨益、张超 |
| 44 | FPGA单元及其对应的用户自定义前导码的处理方法 | 发明专利 | 公布 | CN202410900587.5 | 2024-07-05 | CN118764552A | 2024-10-11 | 仇斌 |
| 45 | 基于FPGA的HardIP接口模块及其实现方法 | 发明专利 | 实质审查的生效、公布 | CN202410900584.1 | 2024-07-05 | CN118798112A | 2024-10-18 | 李小飞 |
| 46 | 防止FPGA配置码流被DPA攻击的电路及包括该电路的FPGA | 发明专利 | 公布 | CN202410879570.6 | 2024-07-02 | CN118761104A | 2024-10-11 | 胡智勇、厚娇、仇斌、周家奇 |
| 47 | 基于三商计算的除法运算系统 | 发明专利 | 实质审查的生效、公布 | CN202410871997.1 | 2024-07-01 | CN118605835A | 2024-09-06 | 胡平科、余建德 |
| 48 | 多BANK时钟偏移调节电路及FPGA芯片 | 发明专利 | 实质审查的生效、公布 | CN202410859128.7 | 2024-06-28 | CN118795982A | 2024-10-18 | 李小飞 |
| 49 | FPGA芯片的调试电路、芯片电路的编程方法、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202410859125.3 | 2024-06-28 | CN118858884A | 2024-10-29 | 潘淞、黄中华、王勇 |
| 50 | 启动间隔值的获取方法、装置和高层次综合系统 | 发明专利 | 实质审查的生效、公布 | CN202410860348.1 | 2024-06-28 | CN118862761A | 2024-10-29 | 刘清燕、边立剑 |
风险提示:市场有风险,投资需谨慎。本文为AI大模型基于第三方财汇数据库自动发布,任何在本文出现的信息(包括但不限于个股、评论、预测、图表、指标、理论、任何形式的表述等)均只作为参考,不构成个人投资建议。受限于第三方数据库质量等问题,我们无法对数据的真实性及完整性进行分辨或核验,因此本文内容可能出现不准确、不完整、误导性的内容或信息,具体以公司公告为准。如有疑问,请联系biz@staff.sina.com.cn。